Chip Nova Lake thế hệ mới của Intel đang trong quá trình thử nghiệm, dự kiến ra mắt vào khoảng năm 2026-2027

Thông tin mới nhất từ hồ sơ vận chuyển cho thấy chip Nova Lake thế hệ mới của Intel đang trong quá trình thử nghiệm. Dự kiến ra mắt vào khoảng năm 2026-2027, Nova Lake là phiên bản kế nhiệm của dòng chip Arrow Lake. Dù các chi tiết kỹ thuật cụ thể chưa được tiết lộ, chúng ta cần lưu ý rằng thông số cuối cùng có thể thay đổi. Theo những nguồn tin bên lề, Nova Lake có thể sử dụng lõi P Coyote Cove (tên gọi mới của Panther Cove) kết hợp với lõi E Arctic Wolf. Hiện vẫn chưa rõ vị trí của các kiến trúc này trong dòng sản phẩm của Intel, do đó, chưa thể đánh giá hiệu năng của chip. Cựu CEO Pat Gelsinger từng xác nhận rằng phần lớn chip Nova Lake sẽ được Intel tự sản xuất, có thể trên tiến trình Intel 18A, chỉ một số ít sản phẩm được gia công bên ngoài. Một lô hàng thử nghiệm chip Nova Lake đã được ghi nhận vào ngày 9 tháng 12 năm ngoái, được đánh dấu là "foc" (miễn phí). Lô hàng này được mô tả là "bộ vi xử lý", "chip thử nghiệm" và có tên viết tắt "nvl", ám chỉ Nova Lake. Trước đó, các công cụ hỗ trợ sản xuất cho chip Wildcat Lake cũng đã xuất hiện. Dòng chip Arrow Lake bị cho là có độ trễ truy cập bộ nhớ L3 cao do bộ điều khiển bộ nhớ nằm ngoài chip và bus ring chậm, ảnh hưởng đến hiệu năng trong các ứng dụng cần nhiều bộ nhớ. Có tin đồn rằng chip Panther Lake sẽ tích hợp bộ điều khiển bộ nhớ vào trong CPU, tương tự như Lunar Lake. Tuy nhiên, Nova Lake được cho là sẽ tách hai thành phần này ra nhưng có các tối ưu hóa riêng. Nova Lake có thể sẽ yêu cầu socket mới. Nếu Intel không đưa Panther Lake lên máy tính để bàn, thì LGA 1851 có thể trở thành một trong những nền tảng có tuổi đời ngắn nhất của hãng. Các bản vá lỗi cho Linux cũng cho thấy Intel đang phát triển phần mềm hỗ trợ cho các thế hệ CPU sắp tới, bao gồm Nova Lake và "Razor Lake". Các chip Clearwater Forest thế hệ mới, chỉ sử dụng lõi E, sẽ có công nghệ "local cache", được thiết kế để cạnh tranh với V-Cache của AMD. Các chiplet CPU, chứa lõi và bộ nhớ cache riêng, được đặt trên một đế chip. Đế chip này có thể được tùy chỉnh với các dung lượng bộ nhớ L3 chia sẻ khác nhau. Tuy nhiên, công nghệ này hiện chỉ dành cho các máy chủ và có thể sẽ được đưa vào các sản phẩm tiêu dùng trong tương lai.