TSMC N2: Cuộc Cách Mạng 2nm - Tốc Độ Khủng, Tiết Kiệm Năng Lượng Ngoạn Mục!

TSMC vừa công bố chi tiết về quy trình sản xuất N2 (2nm) đột phá tại hội nghị IEEE International Electron Devices Meeting (IEDM)! Công nghệ này hứa hẹn giảm tiêu thụ điện năng từ 24% đến 35% hoặc tăng hiệu năng 15% ở cùng điện áp, cùng với mật độ bóng bán dẫn cao hơn 115% so với thế hệ 3nm trước đó.

Samsung ra mắt công nghệ quy trình SF1.4 (1.4nm) mới, tăng hiệu suất và giảm điện năng tiêu thụ

Samsung cho biết công nghệ quy trình SF1.4 (1.4nm) sắp tới của họ sẽ tăng số lượng nanosheet từ ba lên bốn, Jeong Gi-tae, phó chủ tịch của Samsung Foundry, nói với The Elec, theo Digitimes. Động thái này hứa hẹn mang lại những lợi ích đáng kể cho hiệu suất và mức tiêu thụ điện năng.

TSMC tự tin rằng quy trình sản xuất N3P và N2 của họ sẽ vượt trội hơn quy trình 18A của Intel

Nội dung:

Intel và TSMC sắp công bố tiến trình phát triển transistor CFET tại IEDM 2023

Intel và TSMC dự kiến sẽ công bố tiến trình phát triển transistor CFET (vertically-stacked complementary field effect transistors) tại hội nghị International Electron Devices Meeting (IEDM) 2023 sắp tới, theo báo cáo của eeNewsEurope. CFET được thiết lập để kế thừa transistor GAA (gate-all-around), dự kiến sẽ ra mắt thị trường trong thập kỷ tới.

Các nhà nghiên cứu Hàn Quốc đã sản xuất hàng loạt vật liệu tổng hợp MXene có thể được sử dụng trong thiết kế vi xử lý trong tương lai

Các nhà nghiên cứu tại Viện Khoa học và Công nghệ Hàn Quốc (KIST) đã sản xuất hàng loạt một vật liệu tổng hợp có thể được sử dụng trực tiếp trong thiết kế vi xử lý trong tương lai. Nhóm nghiên cứu do Seung-Cheol Lee dẫn đầu đã giải quyết được trở ngại cuối cùng đối với việc sản xuất hàng loạt một hợp chất tổng hợp được gọi là MXene, cho phép thiết kế các đặc tính điện tử của vật liệu (và các đặc tính khác) ở cấp độ nguyên tử. Trở ngại đó là gì? Các vấn đề sản xuất lâu đời của Kiểm soát Chất lượng và năng suất.

TSMC N2: Cuộc Cách Mạng 2nm - Tốc Độ Khủng, Tiết Kiệm Năng Lượng Ngoạn Mục!

TSMC vừa công bố chi tiết về quy trình sản xuất N2 (2nm) đột phá tại hội nghị IEEE International Electron Devices Meeting (IEDM)! Công nghệ này hứa hẹn giảm tiêu thụ điện năng từ 24% đến 35% hoặc tăng hiệu năng 15% ở cùng điện áp, cùng với mật độ bóng bán dẫn cao hơn 115% so với thế hệ 3nm trước đó.

Samsung ra mắt công nghệ quy trình SF1.4 (1.4nm) mới, tăng hiệu suất và giảm điện năng tiêu thụ

Samsung cho biết công nghệ quy trình SF1.4 (1.4nm) sắp tới của họ sẽ tăng số lượng nanosheet từ ba lên bốn, Jeong Gi-tae, phó chủ tịch của Samsung Foundry, nói với The Elec, theo Digitimes. Động thái này hứa hẹn mang lại những lợi ích đáng kể cho hiệu suất và mức tiêu thụ điện năng.

TSMC tự tin rằng quy trình sản xuất N3P và N2 của họ sẽ vượt trội hơn quy trình 18A của Intel

Nội dung:

Intel và TSMC sắp công bố tiến trình phát triển transistor CFET tại IEDM 2023

Intel và TSMC dự kiến sẽ công bố tiến trình phát triển transistor CFET (vertically-stacked complementary field effect transistors) tại hội nghị International Electron Devices Meeting (IEDM) 2023 sắp tới, theo báo cáo của eeNewsEurope. CFET được thiết lập để kế thừa transistor GAA (gate-all-around), dự kiến sẽ ra mắt thị trường trong thập kỷ tới.

Các nhà nghiên cứu Hàn Quốc đã sản xuất hàng loạt vật liệu tổng hợp MXene có thể được sử dụng trong thiết kế vi xử lý trong tương lai

Các nhà nghiên cứu tại Viện Khoa học và Công nghệ Hàn Quốc (KIST) đã sản xuất hàng loạt một vật liệu tổng hợp có thể được sử dụng trực tiếp trong thiết kế vi xử lý trong tương lai. Nhóm nghiên cứu do Seung-Cheol Lee dẫn đầu đã giải quyết được trở ngại cuối cùng đối với việc sản xuất hàng loạt một hợp chất tổng hợp được gọi là MXene, cho phép thiết kế các đặc tính điện tử của vật liệu (và các đặc tính khác) ở cấp độ nguyên tử. Trở ngại đó là gì? Các vấn đề sản xuất lâu đời của Kiểm soát Chất lượng và năng suất.