Intel Bứt Phá Công Nghệ Transistor, Mở Đường Cho Chip Tương Lai

Intel vừa công bố loạt đột phá công nghệ transistor 2D sử dụng vật liệu vượt trội silicon, kết nối chip và công nghệ đóng gói. Những thành tựu này sẽ được trình bày tại hội nghị IEDM 2024 thông qua 7 bài báo của Intel và 2 bài báo hợp tác với các đối tác ngành như IMEC.

Samsung ra mắt công nghệ quy trình SF1.4 (1.4nm) mới, tăng hiệu suất và giảm điện năng tiêu thụ

Samsung cho biết công nghệ quy trình SF1.4 (1.4nm) sắp tới của họ sẽ tăng số lượng nanosheet từ ba lên bốn, Jeong Gi-tae, phó chủ tịch của Samsung Foundry, nói với The Elec, theo Digitimes. Động thái này hứa hẹn mang lại những lợi ích đáng kể cho hiệu suất và mức tiêu thụ điện năng.

TSMC tự tin rằng quy trình sản xuất N3P và N2 của họ sẽ vượt trội hơn quy trình 18A của Intel

Nội dung:

Intel và TSMC sắp công bố tiến trình phát triển transistor CFET tại IEDM 2023

Intel và TSMC dự kiến sẽ công bố tiến trình phát triển transistor CFET (vertically-stacked complementary field effect transistors) tại hội nghị International Electron Devices Meeting (IEDM) 2023 sắp tới, theo báo cáo của eeNewsEurope. CFET được thiết lập để kế thừa transistor GAA (gate-all-around), dự kiến sẽ ra mắt thị trường trong thập kỷ tới.

TSMC có thể trì hoãn kế hoạch sản xuất chip 2nm sang năm 2026

Các nguồn tin chuỗi cung ứng Đài Loan cho biết TSMC có thể trì hoãn kế hoạch sản xuất chip 2nm sang năm 2026. Theo trang TechNews.tw, việc xây dựng nhà máy Baoshan Fab 20 ở Hsinchu đang "bắt đầu chậm lại". Điều này có thể là do nhu cầu "chậm chạp" từ phía khách hàng.

DRAM 3D: Giải pháp cho vấn đề quy mô DRAM

Nếu có một sản phẩm công nghệ mà việc thu nhỏ không hoạt động tốt, thì đó là DRAM. Có một số lý do cho điều này, quan trọng nhất là thiết kế thực tế của các tế bào DRAM và cách nó liên quan đến quá trình sản xuất. Nhưng theo Lam Research, kết quả cuối cùng của những khó khăn về quy mô này có nghĩa là các nhà nghiên cứu trong lĩnh vực DRAM có thể hết cách để tăng mật độ quy mô của DRAM sớm nhất là sau năm năm nữa.

Intel Bứt Phá Công Nghệ Transistor, Mở Đường Cho Chip Tương Lai

Intel vừa công bố loạt đột phá công nghệ transistor 2D sử dụng vật liệu vượt trội silicon, kết nối chip và công nghệ đóng gói. Những thành tựu này sẽ được trình bày tại hội nghị IEDM 2024 thông qua 7 bài báo của Intel và 2 bài báo hợp tác với các đối tác ngành như IMEC.

Samsung ra mắt công nghệ quy trình SF1.4 (1.4nm) mới, tăng hiệu suất và giảm điện năng tiêu thụ

Samsung cho biết công nghệ quy trình SF1.4 (1.4nm) sắp tới của họ sẽ tăng số lượng nanosheet từ ba lên bốn, Jeong Gi-tae, phó chủ tịch của Samsung Foundry, nói với The Elec, theo Digitimes. Động thái này hứa hẹn mang lại những lợi ích đáng kể cho hiệu suất và mức tiêu thụ điện năng.

TSMC tự tin rằng quy trình sản xuất N3P và N2 của họ sẽ vượt trội hơn quy trình 18A của Intel

Nội dung:

Intel và TSMC sắp công bố tiến trình phát triển transistor CFET tại IEDM 2023

Intel và TSMC dự kiến sẽ công bố tiến trình phát triển transistor CFET (vertically-stacked complementary field effect transistors) tại hội nghị International Electron Devices Meeting (IEDM) 2023 sắp tới, theo báo cáo của eeNewsEurope. CFET được thiết lập để kế thừa transistor GAA (gate-all-around), dự kiến sẽ ra mắt thị trường trong thập kỷ tới.

TSMC có thể trì hoãn kế hoạch sản xuất chip 2nm sang năm 2026

Các nguồn tin chuỗi cung ứng Đài Loan cho biết TSMC có thể trì hoãn kế hoạch sản xuất chip 2nm sang năm 2026. Theo trang TechNews.tw, việc xây dựng nhà máy Baoshan Fab 20 ở Hsinchu đang "bắt đầu chậm lại". Điều này có thể là do nhu cầu "chậm chạp" từ phía khách hàng.

DRAM 3D: Giải pháp cho vấn đề quy mô DRAM

Nếu có một sản phẩm công nghệ mà việc thu nhỏ không hoạt động tốt, thì đó là DRAM. Có một số lý do cho điều này, quan trọng nhất là thiết kế thực tế của các tế bào DRAM và cách nó liên quan đến quá trình sản xuất. Nhưng theo Lam Research, kết quả cuối cùng của những khó khăn về quy mô này có nghĩa là các nhà nghiên cứu trong lĩnh vực DRAM có thể hết cách để tăng mật độ quy mô của DRAM sớm nhất là sau năm năm nữa.